PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-006591

(43) Date of publication of application: 10.01.1997

(51)Int.CI.

G06F 5/00 // G11C 19/00

(21)Application number: 07-147405

(71)Applicant: HITACHI LTD

(22)Date of filing:

14.06.1995

(72)Inventor: WATABE YOSHIHISA


(54) PARALLEL/SERIAL CONVERSION CIRCUIT

PURPOSE: To make a high speed operation possible by

(57)Abstract:

operating a flip—flop for serial data output just before the selector of the final stage in synchronization with the output period of serial data and to suppress power consumption by reducing a circuit part operating at high speed.

CONSTITUTION: The outputs of flip—flops 31 and 33 are inputted in a selector 36 and the outputs of flip—flops 32 and 34 are inputted in a selector 37, so that the outputs of bits which become adjacent with each other may not be inputted in the same selector when data becomes serial data. Further, the both of the outputs of the selectors 36 and 37 are inputted in the selector 38 of the next stage (final stage). The output of the selector 38 of the final stage is inputted in the flip—flop 35 just before. This flip—flop 35 becomes a flip—flop for serial data



LEGAL STATUS

[Date of request for examination]

11.09.1998

[Date of sending the examiner's decision of rejection]

output. The flip-flop 35 is operated by the clock CLK01 operating in synchronization with the period of serial data.

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3327732

[Date of registration]

12.07.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

倒几上

(19) 日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-6591

(43)公開日 平成9年(1997)1月10日

(51) Int. Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
G 0 6 F	5/00			G06F	5/00	S	
// G11C	19/00			G 1 1 C	19/00	В	•


	番食調水 木請水 請水頃の数7	OL	(全19頁)		
(21)出願番号	特願平7-147405	(71)出願人	000005108		
			株式会社日立製作所		
(22)出願日	平成7年(1995)6月14日		東京都千代田区神田駿河台四丁目6番地		
		(72) 発明者	渡部 善寿		
			神奈川県小田原市国府津2880番地 株式会		
			社日立製作所ストレージシステム事業部内		
	•	(74)代理人	弁理士 秋本 正実		

(54) 【発明の名称】並列直列変換回路

(57)【要約】

【目的】デジタルデータの並列直列変換において、高速 で動作し、しかも、高速で動作する回路部の少ない、並 列直列変換回路を提供することにある。

【構成】本発明では、nビット(n≥2)の並列入力データを保持するフリップフロップと出力データを保持するフリップフロップの間に、2入力または3入力のセレクタを用いる。さらに、そのセレクタを少なくとも1段以上で構成する。また、入力データを保持するフリップフロップの取り込みクロックを、2以上n以下の位相の異なるクロックとする。最終段のセレクタの出力は、出力直列データ出力用の1つのフリップフロップに接続される。この最終段のセレクタとフリップフロップは、直列データの出力周期Tで高速に動作する。



【特許請求の範囲】

【請求項1】 ディジタル信号処理用の並列直列変換回 路であって、nビット(n≧2)の並列データを保持す るn個のフリップフロップと変換された直列データを保 持する1つのフリップフロップとを備えた並列直列変換 回路において、

2個以上n個以下の同一周波数で互いに位相の異なるク ッロク群の中から、上記並列データを保持するn個のフ リップフロップの各々について1つのクロックを選択 し、選択された各クロックを上記n個のフリップフロッ プの各々に入力し、このクロックの入力タイミングにお いて1ビットの並列データを上記n個のフリップフロッ プの各々に保持し、

前記nビット(n≥2)の並列データを保持するn個の フリップフロップと変換された直列データを保持する1 つのフリップフロップとの間に、上記nビットの並列デ ータを直列データに変換する少なくとも1つ以上のセレ クタから構成されるセレクタ群を少なくとも1段以上設 け、

さらに、上記変換された直列データを保持する1つのフ リップフロップの直前に設けられたセレクタの選択動作 と上記直列データを保持するフリップフロップとが、直 列データの出力周期に同期して動作することを特徴とす る並列直列変換回路。

【請求項2】 前記並列データを保持するn個のフリッ プフロップの各々について選択される1つのクロック は、前記直列データを保持するフリップフロップに保持 される並列データ順であって、並列データ毎又は直列デ ータに変換されたとき互いに隣接する複数の並列データ からなるグループ毎に、位相の早いクロックから順次選 択することを特徴とする請求項1記載の並列直列変換回

【請求項3】 ディジタル信号処理用の並列直列変換回 路であって、nビット(n≥4)の並列データを保持す るn個のフリップフロップと変換された直列データを保 持する1つのフリップフロップとを備えた並列直列変換 回路において、

2個以上n個以下の同一周波数で互いに位相の異なるク ッロクから、上記並列データを保持するn個のフリップ フロップの各々について1つのクロックを選択し、選択 40 されたクロックを上記n個のフリップフロップの各々に クロックとして入力し、このクロックの入力タイミング において1ビットの並列データを上記n個のフリップフ ロップの各々に保持し、

前記nビット(n≧4)の並列データを保持するn個の フリップフロップと変換された直列データを保持する1 つのフリップフロップとの間に、上記nビットの並列デ ータを直列データに変換するため、少なくとも2入力以 上のセレクタを複数個設けたセレクタ群を1段以上設 け、かつ各セレクタは上記直列データを保持するフリッ

プフロップの直列データの出力周期よりも長い周期で動 作し、さらに最終段のセレクタとして少なくとも2入力 以上のセレクタを1つ設け、上記最終段のセレクタの選 択動作と前記直列データを保持するフリップフロップと が、直列データの出力周期に同期して動作すること特徴 とする並列直列変換回路。

【請求項4】 前記並列データを保持するn個のフリッ プフロップの各々について選択される1つのクロック は、前記直列データを保持するフリップフロップに保持 される並列データ順であって、並列データ毎又は直列デ ータに変換されたとき互いに隣接する複数の並列データ からなるグループ毎に、位相の早いクロックから順次選 択することを特徴とする請求項3記載の並列直列変換回 路。

【請求項5】 前記1段以上設けられたセレクタ群への 並列データの入力は、並列データが直列データに変換さ れたときに、隣どうしになるビットの出力が同じセレク タに入力されないように構成されていることを特徴とす る請求項3記載の並列直列変換回路。

【請求項6】 前記1段以上設けられた各セレクタ群に おける各セレクタは、互いに異なる位相又は互いに異な る周期で動作するセレクタ制御信号に基づいて、出力の 選択動作を行うことを特徴とする請求項3記載の並列直 列変換回路。

【請求項7】 上記各段のセレクタ群は、2入力セレク タ又は3入力セレクタから構成され、セレクタ群の段数 をmとするとき、次の数1の関係を満たすように構成さ れていることを特徴とする請求項3記載の並列直列変換 回路。

【数1】

【数 1】

□が3のべき数でないとき $(\log_2 n) - 1 < m \le \log_2 n$

nが3のべき数のとき $m = \log_3 n$

(m,nは整数)

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は並列直列変換回路に係 り、特に、並列データを直列データに高速に変換するの に好適な並列直列変換回路に関する。

[0002]

50

【従来の技術】従来の並列直列変換回路について、図1 1乃至図14を用いて説明する。

【0003】図11に示す並列直列変換回路は9ビット の並列入力直列出力方式のシフトレジスタの構成図であ り、図12は図11に示す並列直列変換回路の動作を示

20

30

50

すタイムチャートである。図11に示すように、9ビットのデータDATA1~9は、各々2入力のセレクタ1~9(図中SEL1~SEL9として示す)の第1の入力端子に入力されている。セレクタ1~9の出力は各々フリップフロップ10~18に入力され、前段のフリップフロップの出力は次段のセレクタの第2の入力端子に入力されている(例えば、フリップフロップ11の出力は、セレクタ1の第2の入力端子に入力されている)。ただし、フリップフロップ18の出力はセレクタ8の第2の入力端子とセレクタ9の第2の入力端子に入力されている。また、セレクタ1~9にはセレクタ制御信号SEL-1が入力され、フリップフロップ10~18には周期TのクロックCLK-1が入力されている。

【0004】次に、図11に示す並列直列変換回路の動 作について説明する。セレクタ制御信号SEL-1がH のタイミングにおいて、セレクタ1, 2, …9はDAT A1からDATA9の並列データを選択し、DATA1 からDATA9はそれぞれ2入力のセレクタ1~9を通 り、フリップフロップ10~18に保持される。次に、 セレクタ制御信号SEL-1がLのタイミングにおい て、セレクタ1~9の入力を切り替え、セレクタ1~9 は各々フリップフロップ11~18で保持したデータを 選択する。この状態でクロックCLK-1がフリップフ ロップ10~18に入力され、順次、フリップフロップ 10から直列データが出力される。フリップフロップ1 8に保持されたデータが出力されると、また、セレクタ 1~9の入力を切り替え新しいデータを保持する動作に 戻る。これを繰り返して並列データを直列データに変換 する。なお、図12において、DTn (n=0, 1…) はDATA1~9から成る直列データを意味し、FF1 0~18は図11に示すフリップフロップ10~18を 意味し、さらにFF10~18及びOUTDATA(出 力)における数字1~9は図11に示すDATA1~9 を意味している。この回路構成による並列直列変換回路 として、TTL IC:74LS166の回路構成がよ く知られている。

【0005】図13は従来技術による並列直列変換回路の他の例を示す回路構成図であり、図14は図13に示す並列直列変換回路の動作を示すタイムチャートである。図13に示す並列直列変換回路は、図11に示す並列直列変換回路における同時動作をする2入力のセレクタ1~9を設けること無く、2入力のセレクタに比べて回路遅延時間が大きい、多入力のセレクタ29を設けた構成を有している。

[0006]

【発明が解決しようとする課題】図11に示す並列直列変換回路を、集積回路でしかも安価な、例えばCMOSプロセス等で実現しようとした場合、同時動作をするセレクタの数が多く、そのため、そのセレクタ制御信号の負荷が大きくなり、動作速度を低下させるという問題点

がある。また、その動作を直列データの出力周期Tで実行しなければならないので、高速動作に適さないという問題点がある。さらに、CMOSプロセスの場合、消費電力は、動作速度にほぼ比例することから、直列データの出力周期Tに同期して動作する回路が多い回路構成は、消費電力の面からも不利である。

【0007】また、図13に示す並列直列変換回路は、前記したように、多入力のセレクタ29の回路遅延時間が大きいため、高速動作できないという問題点がある。また、この回路の例でも、直列データの出力周期Tに同期して動作する回路が多い回路構成となっている。

【0008】本発明の目的は、デジタルデータの並列直 列変換において、高速で動作し、しかも、高速で動作す る回路部が少なく、高速動作部分の配線による負荷が小 さく、消費電力を少なく抑えられることが可能な並列直 列変換回路を提供することにある。

[0009]

【課題を解決するための手段】本願発明の第1の並列直 列変換回路は、ディジタル信号処理用の並列直列変換回 路であって、nビット (n≥2) の並列データを保持す るn個のフリップフロップと変換された直列データを保 持する1つのフリップフロップとを備えた並列直列変換 回路において、2個以上n個以下の同一周波数で互いに 位相の異なるクッロク群の中から、上記並列データを保 持するn個のフリップフロップの各々について1つのク ロックを選択し、選択された各クロックを上記n個のフ リップフロップの各々に入力し、このクロックの入力タ イミングにおいて1ビットの並列データを上記n個のフ リップフロップの各々に保持し、前記nビット(n≥ 2) の並列データを保持するn個のフリップフロップと 変換された直列データを保持する1つのフリップフロッ プとの間に、上記nビットの並列データを直列データに 変換する少なくとも1つ以上のセレクタから構成される セレクタ群を少なくとも1段以上設け、さらに、上記変 換された直列データを保持する1つのフリップフロップ の直前に設けられたセレクタの選択動作と上記直列デー タを保持するフリップフロップとが、直列データの出力 周期に同期して動作することを特徴としている。

【0010】上記第1の並列直列変換回路において、前記並列データを保持するn個のフリップフロップの各々について選択される1つのクロックは、前記直列データを保持するフリップフロップに保持される並列データ順であって、並列データ毎又は直列データに変換されたとき互いに隣接する複数の並列データからなるグループ毎に、位相の早いクロックから順次選択するように構成する

【0011】本願発明の第2の並列直列変換回路は、ディジタル信号処理用の並列直列変換回路であって、nビット(n≥4)の並列データを保持するn個のフリップフロップと変換された直列データを保持する1つのフリ

5

ップフロップとを備えた並列直列変換回路において、2 個以上n個以下の同一周波数で互いに位相の異なるクッ ロクから、上記並列データを保持するn個のフリップフ ロップの各々について1つのクロックを選択し、選択さ れたクロックを上記n個のフリップフロップの各々にク ロックとして入力し、このクロックの入力タイミングに おいて1ビットの並列データを上記n個のフリップフロ ップの各々に保持し、前記 n ビット (n ≥ 4) の並列デ ータを保持するn個のフリップフロップと変換された直 列データを保持する1つのフリップフロップとの間に、 上記nビットの並列データを直列データに変換するた め、少なくとも2入力以上のセレクタを複数個設けたセ レクタ群を1段以上設け、かつ各セレクタは上記直列デ ータを保持するフリップフロップの直列データの出力周 期よりも長い周期で動作し、さらに最終段のセレクタと して少なくとも2入力以上のセレクタを1つ設け、上記 最終段のセレクタの選択動作と前記直列データを保持す るフリップフロップとが、直列データの出力周期に同期 して動作することを特徴としている。

【0012】ここで、上記第2の直並列変換回路において、前記並列データを保持するn個のフリップフロップの各々について選択される1つのクロックは、前記直列データを保持するフリップフロップに保持される並列データ順であって、並列データ毎又は直列データに変換されたとき互いに隣接する複数の並列データからなるグループ毎に、位相の早いクロックから順次選択するように構成する。

【0013】さらに、上記第2の直並列変換回路において、前記1段以上設けられたセレクタ群への並列データの入力は、並列データが直列データに変換されたときに、隣どうしになるビットの出力が同じセレクタに入力されないように構成する。

【0014】さらに、上記第2の直並列変換回路において、前記1段以上設けられた各セレクタ群における各セレクタは、互いに異なる位相又は互いに異なる周期で動作するセレクタ制御信号に基づいて、出力の選択動作を行うように構成する。

【0015】具体例を挙げて説明すると、nビット(n ≥ 4)の並列入力データを保持するフリップフロップと出力データを保持するフリップフロップの間に、2入力または3入力のセレクタを用い、さらに、そのセレクタを2段以上で構成する。このときのセレクタの構成は、次の様にする。まず、初段のセレクタでは、並列データが直列データになったときに、隣どうしになるビットの出力が同じセレクタに入力されないように接続する。2段目以降のセレクタの構成も、同様に、直列データになったときに、隣どうしになるビットの出力が通るパスが同じセレクタに入力されないようにする。ただし、最終段のセレクタに入力されるときは、この限りに非ず、すべて最終段のセレクタに接続する。最終段のセレクタ

は、並列データのビット数が偶数の場合、2入力であり、奇数の場合、3入力である。また、セレクタの段数は、セレクタの段数をmとしたとき、数1で表わされるmの値で構成できる。

[0016]

【数2】

【数 2】

 $n^{i/3}$ のべき数でないとき $(\log_2 n) - i \le m \le \log_2 n$

nが3のべき数のとき m = log₃ n

(m,nは整数)

【0017】また、並列データを2個以上n個以下の異なる位相のクッロクでフリップフロップに保持する。入力データを保持するフリップフロップの取り込みタイミングは、早く出力するデータ側を早い位相のクロックで取り込む。このクロックの位相差は、直列データの出力周期をTとすればT以上であり、望ましくは、入力データを保持するレジスタ(フリップフロップ)の次にくる、初段の2入力または3入力のセレクタ群におけるのセレクタの数をaとしたとき、T,2T~(a-1)Tの位相差がある複数のクロックで構成する。

【0018】最終段のセレクタの出力は、出力直列データ出力用の1個のフリップフロップに入力される。データパス上の最終段のセレクタと出力用のフリップフロップのみが、直列データの出力周期Tで動作する。

30 [0019]

【作用】本発明によれば、高速動作する回路は、最終段のセレクタと直列データを保持するフリップフロップだけで良いため、高速動作する回路部を少なくすることが可能になる。

【0020】また、最終段のセレクタと直列データを保持するフリップフロップを除いて、回路遅延時間を大きく設定することができる。このため、高速動作が可能な並列直列変換回路構成となる。

【0021】さらに、高速動作部分が少ないため、レイ 40 アウトもその部分をまとめることができ、高速動作部分 の配線による負荷を小さくすることができ、高速動作に 有利であり、消費電力も抑えられる効果がある。

[0022].

【実施例】以下、添付の図面を用いて本発明の実施例に ついて説明する。

【0023】図1は、本発明の並列直列変換回路の第1 の実施例を示すブロック図であり、図2はその動作を示すタイムチャートである。図1に示す並列直列変換回路 は、最も簡単な4ビットの場合についての構成を示した 50 実施例である。図示するように、4ビットの並列データ

(図2において、DTO, DT1等として示す)を保持 するための4個のフリップフロップ31~34が設けら れている。このうち、フリップフロップ31,32は早 い位相のクロックCLKI1で動作し、フリップフロッ プ33,34は遅い位相のクロックCLKI2で動作す るように接続されている(図2参照)。

【0024】フリップフロップ31~34の出力は、2 入力セレクタ36,37に入力される。また、セレクタ 36にはセレクタ制御信号SELAが入力され、セレク タ37にはセレクタ制御信号SELBが入力されてい る。ここで、直列データになったときに、隣どうしにな るビットの出力が同じセレクタに入力されないように、 フリップフロップ31~34の出力をセレクタ36、3 7に入力する。つまり、フリップフロップ31,33の 出力はセレクタ36に入力され、フリップフロップ3 2,34の出力はセレクタ37に入力される。さらに、 セレクタ36, 37の出力は、共に次段のセレクタ38 に入力され、セレクタ38にはセレクタ制御信号SEL Cが入力されている。なお、一般的には、セレクタの出 力を次段のセレクタに接続する場合、直列データなった ときに、隣どうしになるビットの出力が通るパスが同じ セレクタに入力されないように接続する。しかし、最終 段のセレクタに接続するときは、この限りに非ず、すべ て最終段のセレクタに接続する。図1に示す実施例で は、セレクタ38が最終段であるので、セレクタ36, 37の両方の出力が接続される。最終段のセレクタ38 の出力は、フリップフロップ35に入力される。このフ リップフロップ35が、直列データ出力用のレジスタ (フリップフロップ)となる。フリップフロップ35 は、直列データの周期Tで動作するクロックCLKO1

【0025】次に、実際の回路動作について説明する。 まず、データ IN1が出力される動作について、図2に 示すタイムチャートのタイミング1~3を用いて説明す る。この例では、クロックCLKI1は、クロックCL KI2よりも周期T (CLKO1の周期) だけ早い位相 であり、周期が4Tのクロックである。4ビットデータ IN1~IN4のうち、上位2ビットのデータIN1と IN2はクロックCLK1の立ち上がりタイミング1で 保持される。データIN1は、フリップフロップ31か ら出力され、セレクタ36の第1の入力端子に到達す る。このとき、セレクタ36はセレクタ制御信号SEL Aにより、タイミング1で第1の入力端子を選択する (図2参照)。したがって、データIN1はセレクタ3 6を通り、セレクタ38に到達する。タイミング1のと きには、セレクタ38のセレクタ制御信号SELCは、 まだ、第2の入力端子を選択している。この状態を保持 したまま、タイミング2になる。

で動作する。

【0026】タイミング2になると、セレクタ制御信号 SELCが、セレクタ38の第1の入力端子を選択す

る。ここで初めて、データIN1はセレクタ38を通過 し、フリップフロップ35の入力端子に到達する。ま た、この状態を保持したまま、タイミング3になる。 【0027】タイミング3になると、フリップフロップ 35の入力端子に到達していたデータ IN1は、フリッ プフロップ35を介して直列データとして出力される。 【0028】以上の説明から明らかなように、データ I N1が、フリップフロップ31の入力端子からフリップ

フロップ35の入力端子に到達するまでは、2Tの遅延 10 時間で良く、セレクタ36のセレクタ制御信号SELA を基準としたパスの遅延時間も2Tで良いことになり、 セレクタ38のセレクタ制御信号SELCを基準とした パスの遅延時間はTである。

【0029】同様に、データIN2が出力される動作に ついて、図2に示すタイムチャートのタイミング9~1 2を用いて説明する。データIN2は、クロックCLK 1が立ち上がるタイミング9において、すでにフリップ フロップ32に保持されている。データIN2はフリッ プフロップ32から出力され、セレクタ37の第1の入 力端子に到達する。このとき、セレクタ37のセレクタ 制御信号SELBは、第2の入力端子を選択しているの で、データIN2はセレクタ37を通過できない。

【0030】タイミング10になると、セレクタ37の セレクタ制御信号SELBは第1の入力端子を選択する ので、データIN2はセレクタ37を通り、セレクタ3 8に到達する。このタイミング10においては、セレク タ38のセレクタ制御信号SELCは、まだ、第1の入 力端子を選択している。したがって、この状態が保持さ れたまま、タイミング11になる。

【0031】タイミング11になると、セレクタ38の セレクタ制御信号SELCが、第2の入力端子を選択す る。ここで初めて、データIN2は、フリップフロップ 35の入力端子に到達する。そして、この状態が保持さ れたまま、タイミング12になる。タイミング12にな ると、フリップフロップ35の入力端子に到達したデー タ I N 2 は、直列データとして出力される。

【0032】したがって、データIN2が、フリップフ ロップ32の入力端子からフリップフロップ35の入力 端子に到達するまでは3Tの遅延時間で良いことにな り、セレクタ37のセレクタ制御信号SELBを基準と したパスの遅延時間は2Tで良いことになり、セレクタ 38のセレクタ制御信号SELCを基準としたパスの遅 延時間はTである。

【0033】続いて、データIN3が出力される動作に ついて、図2に示すタイムチャートのタイミング6~9 を用いて説明する。データIN3は、クロックCLK1 よりTだけ遅い位相のクロックCLKI2の立ち上がり タイミング6において、すでに保持されている。データ IN3はフリップフロップ33から出力され、セレクタ 50 36の第2の入力端子に到達する。このとき、セレクタ 36のセレクタ制御信号SELAは第1の入力端子を選択しているので、データIN3はセレクタ36を通過できない。

【0034】タイミング7になると、セレクタ36のセレクタ制御信号SELAは第2の入力端子を選択するので、データIN3はセレクタ36を通り、セレクタ38に到達する。このタイミングのときには、セレクタ38のセレクタ制御信号SELCは、まだ、第2の入力端子を選択している。この状態を保持したまま、タイミング8になる。

【0035】タイミング8になると、セレクタ38のセレクタ制御信号SELCが第1の入力端子を選択する。ここで初めて、データIN3は、フリップフロップ35の入力端子に到達する。またこの状態を保持したまま、タイミング9になる。

【0036】タイミング9になると、フリップフロップ35の入力端子に到達したデータIN3は、直列データとして出力される。

【0037】したがって、データIN3が、フリップフロップ33の入力端子からフリップフロップ35の入力端子に到達するまでは3Tの遅延時間で良いことになり、セレクタ36のセレクタ制御信号SELAを基準としたパスの遅延時間は2Tで良いことになり、セレクタ38のセレクタ制御信号SELCを基準としたパスの遅延時間はTである。

【0038】最後に、データIN4が出力される動作について、図2に示すタイムチャートのタイミング2~6を用いて説明する。データIN4は、クロックCLK1よりもTだけ遅い位相のCLK2立ち上がりのタイミング2で、すでにフリップフロップ34に保持されている。データIN4は、フリップフロップ34から出力され、セレクタ37の第2の入力端子に到達する。このとき、セレクタ37のセレクタ制御信号SELBは第1の入力端子を選択しているので、データIN4はセレクタ37を通過できない。

【0039】タイミング4になると、セレクタ37のセレクタ制御信号SELBは第2の入力端子を選択するので、データIN4はセレクタ37を通り、セレクタ38に到達する。このタイミングのときには、セレクタ38のセレクタ制御信号SELCは、まだ第1の入力端子を選択している。この状態を保持したまま、タイミング5になる。

【0040】タイミング5になると、セレクタ38のセレクタ制御信号SELCが第2の入力を選択する。ここで初めて、データIN4は、フリップフロップ35の入力端子に到達する。さらに、この状態を保持したまま、タイミング6になる。

【0041】タイミング6になると、フリップフロップ 35の入力端子に到達したデータIN4は、直列データ として出力される。 【0042】したがって、データIN4が、フリップフロップ34の入力端子からフリップフロップ35の入力端子に到達するまでは4Tの遅延時間で良いことになり、さらに詳しくはセレクタ37のセレクタ制御信号SELBを基準としたパスの遅延時間は2Tの遅延時間で良いことになり、セレクタ38のセレクタ制御信号SELCを基準としたパスの遅延時間はTである。

10

【0043】このように、入出力のフリップフロップ間に存在するセレクタ回路(36,37,38)の通過に 10 要する時間は、どのパスにおいても2T以下であれば十分であり、また、最終段のセレクタのみがTで動作すれば良い。

【0044】次に、図3と図4を用いて、本発明の第2 の実施例について説明する。図3は9ビットの並列デー タを直列データに変換する並列直列変換回路を示すブロ ック図であり、図4はその動作を示すタイムチャートで ある。図3に示すように、9ビットの並列データ(図4 において、DTO, DT1等として示す)を保持するた めの9個のフリップフロップ40~48が設けられてい 20 る。これらのフリップフロップ40~48のうち、フリ ップフロップ40~43は早い位相のクロックCLK-3で動作し、44~48は遅い位相のクロックCLK-5で動作するように接続されている(図4参照)。フリ ップフロップ40~48の出力は、3入力セレクタ50 ~52に入力される。このとき、各DATA1~9が直 列データなったときに、隣どうしになるビットの出力が、 同じセレクタに入力されないように、フリップフロップ 40~48とセレクタ50~52とを接続する。また、 セレクタ50にはセレクタ制御信号SEL-3が入力さ 30 れ、セレクタ51にはセレクタ制御信号SEL-4が入 力され、セレクタ52にはセレクタ制御信号SEL-5 が入力されている(図4参照)。さらに、セレクタ50 ~52の出力は、次段の3入力セレクタ53に接続さ れ、セレクタ36にはセレクタ制御信号SEL-6が入 力されている(図4参照)。セレクタ53は最終段のセ レクタであり、その出力はフリップフロップ49に入力 される。このフリップフロップ49は、直列データ出力 用のレジスタ (フリップフロップ) となる。フリップフ ロップ49は、直列データの周期Tで動作するクロック CLK-1で動作する(図4参照)。

【0045】実際の回路動作は、図4から明らかなように、基本的には図1に示す第1の実施例と同様である。すなわち、図3と図4に示すように、データDATA1~9がそれぞれセレクタ50~52を通り、次にセレクタ53を通って、フリップフロップ49に入力されるまでの遅延時間は3T以下である。また、セレクタ53のセレクタ制御信号SEL-6を基準としたパスの遅延時間はTである。したがって、この第2の実施例の場合においても、セレクタ53とフリップフロップ49がTで動作すれば良いことがわかる。このように、入出力のフ

50

リップフロップ間に存在するセレクタ回路(50~52,53)をデータが通過するのに要する時間は、どのパスにおいても3T以下で良く、また、最終段のセレクタのみが1Tで動作すれば良い。

【0046】なお、図3において、フリップフロップ41~47を図4に示すクロックCLK-4で動作させ、フリップフロップ40をクロックCLK-3で動作させ、さらに、フリップフロップ48をクロックCLK-5で動作させるように構成しても良い。この場合においても、上記と全く同様に動作する。クロックCLK-4は、図4から明らかなように、クロックCLK-3よりもTだけ遅い位相のクロックであり、かつクロックCLK-5よりもTだけ早い位相のクロックである。このような構成は、3個の異なる位相のクロックで動作する場合の例となる。

【0047】また、クロックCLK-3を使うことなく、クロックCLK-4とクロックCLK-5の2つクロックを使って構成することも可能である。ただし、この場合には、データDATA1からのパスは、2Tの遅延時間で動作させなければならない。

【0048】図5は第2の実施例に用いられるセレクタ 制御回路(セレクタ制御信号SEL-3~SEL-6の 発生回路) の具体例であり、13個のフリップフロップ 70~82と11個の論理回路83~93とから構成さ れている。また、図6は図5に示すセレクタ制御回路の 動作を示すタイムチャートである。タイムチャートの各 波形についている番号は、波形が1レベル (ハイレベ ル) のときにどの並列入力データを選択しているかが分 かるようにしたもので、例えば、1は並列入力データの DATA1を表わし、2は並列入力データのDATA2 を表わすという具合である。セレクタ制御信号SEL-3~SEL-6は、図5及び図6から明らかなように3 ビットの信号であり、各ビットが 1 レベル (ハイレベ ル) のとき図6に示している並列入力データを選択する ものである。また、図3に示すセレクタ50~53とし ては、AND-OR型のセレクタであることを前提とし ている。

【0049】3個のフリップフロップ70~72は、リングカウンタの構成をしていて、それらのフリップフロップの出力は、図3と図4に示すセレクタ53のセレクタ制御信号SELー6となる。また、制御信号SELー6は、図5において、セレクタ制御回路内の制御信号(クロック)としても使われる。セレクタ53は、CLKー1に同期して動作するので、制御信号SELー6もCLKー1に同期した信号として生成される。すなわち、図5に示す制御回路において、フリップフロップ70~72はクロックCLKー1で動作する。そして、図5に示す制御回路においては、フリップフロップ70~72だけが、高速のクロックCLKー1で動作する。但し、出力されるセレクタ制御信号SELー6の周期は、

クロックCLK-1の周期の3倍である。さらに、セレクタ制御信号SEL-6は、入力並列データの周期に対して、いつも一定の位相関係になけらばならないので、クロックCLK-5を用いて、位相を確定させている。すなわち、図6から明らかなように、クロックCLK-5の立ち上がりに同期してDATA1を選択するように、フリップフロップ72が1レベル(ハイレベル)を

出力するように構成されている。

12

【0050】フリップフロップ $74\sim82$ は、図5から明らかなように、クロック CLK -5 で動作し、その動作周期は並列データと同一である。すなわち、図4に示す並列データ DT1、DT2等もクロック CLK -5 と同一の周期となっている。そして、フリップフロップ $74\sim82$ の出力から、セレクタ制御信号 SEL $-3\sim$ SEL -5 が形成されている。これらのセレクタ制御信号 SEL $-3\sim$ SEL -5 は全て位相が異なり、セレクタ $50\sim53$ を所望のタイミングで動作させることが可能である。

【0051】フリップフロップ73及び論理回路84, 20 86,92,93は、セレクタ制御信号SEL-3~S EL-5の初期位相を確定させるための回路であり、ここでもクロックCLK-5を用いて、位相を確定させている。フリップフロップ73は、フリップフロップ70の出力信号で動作する回路であり、出力データの周期は並列データと同じである。

【0052】次に、図7と図8を用いて、本発明の第3 の実施例について説明する。図7は8ビットの並列デー タを直列データに変換する並列直列変換回路のブロック 図であり、図8はその動作を示すタイムチャートであ る。図7に示すように、8ビットの並列データ(図8に おいて、DTO、DT1等として示す)を保持するため の8個のフリップフロップ54~61が設けられてい る。これらのフリップフロップ54~61のうち、フリ ップフロップ54~57が早い位相のクロックCLKー 6で動作し、フリップフロップ58~61が遅い位相の クロックCLK-7で動作するように構成されている (図8参照)。フリップフロップ54~61の出力は、 2入力セレクタ63~66に入力される。このとき、第 1及び第2の実施例と同様に、直列データなったとき 40 に、隣どうしになるビットの出力が同じセレクタに入力 されないように接続する。さらに、セレクタ63~66 の出力は、次段のセレクタ67~68に入力される。こ のときも、直列データになったときに、隣どうしになる ビットの通るパスが同じセレクタに入力されないように 接続する。セレクタ67、68の出力は、次段のセレク タ69に入力される。セレクタ69は最終段であり、そ の出力は、フリップフロップ62に入力される。このフ リップフロップ 6 2 が、直列データ出力用のレジスタ (フリップフロップ)となる。フリップフロップ62 50 は、直列データの周期Tで動作するクロックCLK-1

で動作する。

【0053】次に、実際の回路動作について説明する。 データDATA1~8が、それぞれセレクタ63~66 を通り、次にセレクタ67~68を通り、最後にセレク タ69を通って、フリップフロップ62の入力端子に到 達するまでの遅延時間は、4Tまで可能ある。セレクタ 67, 68のセレクタ制御信号SEL-15, SEL-16を基準としたパスの遅延時間は、2丁まで可能あ る。セレクタ69のセレクタ制御信号SEL-17を基 準としたパスの遅延時間はTである。したがって、この 場合も、セレクタ69とフリップフロップ62が、Tで 動作すれば良いことがわかる。このように、入出力のフ リップフロップ間のセレクタ(63~69)の通過に要 する時間は、どのパスにおいても4 T以下で良く、ま た、最終段のセレクタ69のみがTで動作すれば良い。 【0054】次に、図9と図10を用いて、本発明の第 4の実施例について説明する。図9は9ビットの並列デ ータを直列データに変換する並列直列変換回路を示すブ ロック図であり、図10はその動作を示すタイムチャー トである。図9に示すように、9ビットの並列データ (図10において、DT0, DT1等として示す)を保 持するための4個のフリップフロップ101~104が 設けられている。これらのフリップフロップ101~1 04のうち、フリップフロップ101,102は早い位 相のクロックCLK I 1 で動作し、フリップフロップ 1 03,104は遅い位相のクロックCLKI2で動作す るように接続されている(図9参照)。フリップフロッ プ101~104の出力は、4入力セレクタ106に接 続される。セレクタ106の出力は、フリップフロップ 105に入力される。このフリップフロップ105が、 直列データ出力用のレジスタ (フリップフロップ)とな る。フリップフロップ105は、直列データの周期Tで 動作するクロックCLKO1で動作する。

【0055】次に、実際の回路動作について説明する。 まず、データ IN 1 が出力される動作を、図10のタイ ムチャートに示すタイミング1~3を用いて説明する。 この実施例では、クロックCLKI1は、クロックCL KI2よりもTだけ早い位相を持ち、かつ周期が4Tの クロックである。 4 ビットデータのうち、上位 2 ビット のデータIN1, IN2は、クロックCLK1の立ち上 がりタイミング1でフリップフロップ101, 102に それぞれ保持される。データIN1はフリップフロップ 101から出力され、セレクタ106の第1の入力端子 に到達する。このとき、セレクタ106のセレクタ制御 信号SELCは、タイミング1において第4の入力端子 (データIN4) を選択しているので、データIN1は セレクタ106を通過することはできない (図10参 照)。この状態を保持したまま、タイミング2になる。 【0056】タイミング2になると、セレクタ106は セレクタ制御信号SELCにより第1の入力端子を選択

する。ここで初めて、データIN1は、フリップフロップ105の入力端子に到達する。この状態を保持したまま、タイミング3になる。

14

【0057】タイミング3になると、フリップフロップ105の入力端子に到達していたデータIN1は、直列データとして出力される。したがって、フリップフロップ101の入力端子にあるデータIN1が、フリップフロップ105の入力端子に到達するまでは2Tの遅延時間で良いことになり、セレクタ106のセレクタ制御信

号SELCを基準としたパスの遅延時間はTである。

【0058】次に、データIN2が出力される動作について、図10のタイムチャートに示すタイミング1~4を用いて説明する。データIN2は、クロックCLK1の立ち上がりタイミング1において、フリップフロップ102に保持される。データIN2はフリップフロップ102から出力され、セレクタ106の第2の入力端子に到達する。このとき、セレクタ106はセレクタ制御信号SELCにより第4の入力端子を選択しているので、データIN2はセレクタ106を通過できない。この状態を保持したまま、タイミング3になる。

【0059】タイミング3になると、セレクタ106はセレクタ制御信号SELCにより第2の入力端子を選択する。ここで初めて、データIN2は、フリップフロップ105の入力端子に到達する。次に、この状態を保持したまま、タイミング4になる。

【0060】タイミング4になると、フリップフロップ105の入力端子に到達したデータIN2は、直列データとして出力される。したがって、フリップフロップ102の入力端子にあるデータが、フリップフロップ105の入力端子に到達するまでは3Tの遅延時間で良いことになり、セレクタ106のセレクタ制御信号SELCを基準としたパスの遅延時間はTである。

【0061】次に、データIN3が出力される動作について、図10のタイムチャートに示すタイミング2~5を用いて説明する。データIN3は、クロックCLK1によりクロックCLK2の立ち上がりのタイミング2において、フリップフロップ103に保持される。データIN3はフリップフロップ103から出力され、セレクタ106の第3の入力端子に到達する。このとき、セレクタ106はセレクタ制御信号SELCにより第1の入力端子を選択しているので、データIN3はセレクタ106を通過できない。次に、この状態を保持したまま、タイミング4になる。

【0062】タイミング4になると、セレクタ106はセレクタ制御信号SELCにより第3の入力端子を選択し、これにより、データIN3はフリップフロップ105の入力端子に到達する。この状態を保持したまま、タイミング5になる。

【0063】タイミング5になると、フリップフロップ 105の入力端子に到達したデータIN3は、直列デー タとして出力される。したがって、フリップフロップ103の入力端子にあるデータIN3が、フリップフロップ105の入力端子に到達するには3T以内であれば良く、セレクタ106のセレクタ制御信号SELCを基準としたパスの遅延時間がT以内であれば良い。

【0064】最後に、データIN4が出力される動作について、図10のタイムチャートに示すタイミング2~6を用いて説明する。データIN4は、クロックCLK1よりクロックCLK2の立ち上がりのタイミング2において、フリップフロップ104に保持される。データIN4は、フリップフロップ104から出力され、セレクタ106の第4の入力端子に到達する。このとき、セレクタ106はセレクタ制御信号SELCにより第1の入力端子を選択しているので、データIN4はセレクタ106を通過できない。

【0065】タイミング5になると、セレクタ106はセレクタ制御信号SELCにより第4の入力端子を選択する。これにより、データIN4は、フリップフロップ105の入力に到達する。またこの状態を保持したまま、タイミング6になる。

【0066】タイミング6になると、フリップフロップ105の入力端子に到達していたデータIN4は、直列データとして出力される。したがって、フリップフロップ104の入力端子にあるデータIN4が、フリップフロップ105の入力端子に到達するには4T以内であれば良く、セレクタ106のセレクタ制御信号SELCを基準としたパスの遅延時間はT以内であれば良い。

【0067】このように、入出力のフリップフロップ間のセレクタ(106)の通過に要する時間は、どのデータパスにおいても2T以内であれば良く、また、最終段のセレクタのみがTで動作すれば良い。

[0068]

【発明の効果】本発明によれば、高速動作する回路は、 最終段のセレクタと直列データを保持するフリップフロ ップだけで良いため、高速動作する回路部を少なくする ことが可能になる。

【0069】また、最終段のセレクタと直列データを保持するフリップフロップを除いて、回路遅延時間を大き

16

く設定することができる。このため、高速動作が可能な 並列直列変換回路構成となる。

【0070】さらに、高速動作部分が少ないため、レイアウトもその部分をまとめることができ、高速動作部分の配線による負荷を小さくすることができ、高速動作に有利であり、消費電力も抑えられる効果がある。

【0071】したがって、本発明によれば、デジタルデータ信号の高速な並列直列変換が実現できる。また、本発明による並列直列変換回路を適用した信号処理装置 10 は、高速動作に対応することが可能になる。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示すプロック図。

【図2】図1に示す第1の実施例の動作を説明するためのタイムチャート。

【図3】本発明の第2の実施例を示すプロック図。

【図4】図3に示す第2の実施例の動作を説明するためのタイムチャート。

【図5】本発明の第2の実施例において用いられるセレクタ制御回路の具体例を示すブロック図。

20 【図6】図5に示すセレクタ制御回路の動作を説明するためのタイムチャート。

【図7】本発明の第3の実施例を示すプロック図。

【図8】図7に示す第3の実施例の動作を説明するためのタイムチャート。

【図9】本発明の第4の実施例を示すブロック図。

【図10】図9に示す第4の実施例の動作を説明するためのタイムチャート。

【図11】従来技術の一例を示すプロック図。

【図12】図11に示す従来技術の動作を説明するため 30 のタイムチャート。


【図13】従来技術の一例を示すプロック図。

【図14】図13に示す従来技術の動作を説明するため のタイムチャート。


【符号の説明】

31~35,40~49,54~62,70~82,1 01~105…フリップフロップ、36~38,50~ 53,63~69,106…セレクタ、83~93…論 理回路。


[図1]




DE 2]




[図3]




[25, 4]







[图 8]









[2 14]




[3 8]




[図 9]




[01 2]



[図12]






【手続補正書】 【提出日】平成7年11月21日 【手続補正1】 【補正対象書類名】図面

【補正対象項目名】全図 【補正方法】変更 【補正内容】


【図1】

[図1]




【図2】

[2] 2]




[図4]

[図 4]




【図3】

[図3]




【図5】

【図11】




【図6】

[图 6]




【図7】

[図7]




【図14】

図 14]




【図8】

[图 图]




【図9】

[図 9]




【図10】

[図 10]



【図12】

[図12]



【図13】

